AVR＆BASICコミュのAVR ISP端子配列考

AVRのISP端子を基板に実装しようとする時、標準の6Pinや10Pinはパターンを引くのに決して合理的な配列にはなっていません。
当局が、いくつかのTRXなどを作る時に何気なく配列していたものを整理すると、意外にも主要なAVRにはISP関連のポートに規則性があり、うまく行くことがわかりました。
主要AVRの端子配列と合わせて、ご参考になれば！
JPEGファイルでは見難いので、PDFファイルを表のサイトにアップしました。

http://qrp-homebrewers.net/AVR_ISP.aspx

コメント(5)

最初
全て
最新の40件

[1] mixiユーザー 09月02日 20:18

トッチャンさん　こんばんは。
なるほど、ここまで綺麗に並ぶとは想像していませんでした。
既存のISPコネクタ（プログラマ側）とのピン配列を変換するアダプタを
作る価値は十分ありますね。

[2] mixiユーザー 09月02日 20:24

キレイにいくものですね。
発見した時は「鼻高々」の気分でしたか

[3] mixiユーザー 09月02日 21:03

ワタヤンさん、かつぼんさん（ここでも）、こんばんは。
偶然です。パターン書くときいつも貼り付けで済ませてまして、最近になって、Resetを端っこに持ってくれば、もっとパターンが楽になることがわかりました。
ハハハ！　当局は、6PIN、10PINからの変換アダプタを作って使ってます。最初からこれにしたのは、最新式のUSBaspだけです。
「鼻高々」では、無いですね。結果の産物です（笑）

[5] mixiユーザー 09月09日 11:43

TTT/hiroさん、こんにちは。
昨日帰ってきて、さっきまで寝てました（笑）

> １ピン勿体無いですけれど、逆刺し防止を付けたいと思います。　如何でしょう？

良いですね。
私設「AVR ISP標準化委員会」でも作って決めますか？

AVRの端子並びを、もう一度見直すとSCKとVddの間を捨てピンにするのが、
良さそうなんですが、真ん中でした。意味ないですね（笑）
ほかの途中にすると、パターン引くのに影響が出ます。

そうなると、両サイドですが、Reset側は今までの経験で、
Reset線を引き回すAVRが多いのでジャンパー用に場所を空けておきたいので、結果的に、捨てピン候補としてはMOSI側に1Pin
追加でしょうか？！

ログインすると、みんなのコメントがもっと見れるよ