Veritak友の会コミュの信号強度の評価について

Verilogの記述について質問させてください。

Verification IPを設計するにあたり信号強度の評価を行えないか？と悩んでおります。

そのVerification IPはPCB基板上のバス状態を監視する、いわゆるバスモニタです。
PCB基板上のバス状態がPullかStrongかで通信状態が異なるため、if文などで処理結果を切り分けたいと考えております。

その記述方法をご存知の方がいましたら、ご回答お願いいたします。
またVerilogでそのような記述ができないという事であれば、その旨ご連絡お願いいたします。

有識者の皆様のご協力お願いいたします。

コメント(5)

最初
全て
最新の40件

[1] mixiユーザー 06月24日 06:32

難問です。

フローを制御するためには、何らかの方法で、Strengthを取り出す記述が必要になります。直接的にこれを取り出す記述はverilogHDLではありません。（$monitor %vでは、当該タイムスロットの一番最後です。読み取れますが、処理を変えることができません。）

そこで、間接的に二つの方向が考えられます。
１）VPIでCallback
vpi_register_cb(),vpiValueChangeでcallback, vpiStrengthValで値を取り出す。残念ながら、Veritakでは、vpiStrengthValのcallbackは、サポートしていなかったので、この方法は使えません。
２）スイッチレベルで値に変換する
MOS SWでstrengthを伝播させる方法があります。このデバイスは測定対象物に影響を与えずにstrengthを伝播させることができます。期待レベル分のMOS　SWを用意し、期待レベルとマージしてXになるかどうかで判断させることができると思います。

VPIでの方法は、メジャーどころでは大丈夫だと思いますが、対応するシミュレータ分のコンパイル作業が必要になります。MOSレベルでの記述は、StrongとPullレベルの判定は、大丈夫だと思いますがそれ以下は、対応可能かどうかちょっと自信がありません。

どちらの方法が好ましいでしょうか？
必要でしたら、ご希望の方法でサンプルを書いてみたいと思います。

[2] mixiユーザー 06月27日 23:26

たっくさん＞

早速お返事頂いたのにもかかわらず、返信遅れてしまい申し訳ありません。
＃月末は納入などありバタバタするもので、、、。

１）の方法はシミュレータに依存するということで、好ましくありません。
ある程度までまではVeritakでの動作確認を予定しています。

２）の方法は私がイメージしていた実現方法と手段は同じでした。
この方法で実現したかったのですが、MOSの記述の仕様を理解していなかったので、「測定対象物に影響を与えず」というところが実現できていませんでした。

甘えてしまい申し訳ないのですが、２）の方法でのサンプルをお願いしたく思います。

無礼で申し訳ありませんが、次にMixiを覗くのは週末になってしまうと思いますので、返信が遅れるかと思います。

[3] mixiユーザー 06月28日 04:30

だいすけさん、

了解です。私も2,3日後にとりかかります。できましたら、URL等、ここでご案内します。

[4] mixiユーザー 06月29日 13:52

だいすけさん、

こちらをご参照ください。

http://japanese.sugawara-systems.com/user_note/professional_FAQ.htm

[5] mixiユーザー 07月01日 00:56

たっくさん＞

FAQ確認しました。
ありがとうございます。

自分では高度な事かどうかもわからず聞いたので、
「高度なFAQ」に掲載されなんだか嬉しい気分になりました。

しかし、このMOS SW記述は特性を理解すると、
いろいろ応用ができそうで、非常に勉強になりました。

すっきり解決しましたので、このトピックはクローズです。
本当にありがとうございました。またよろしくお願いします。

ログインすると、みんなのコメントがもっと見れるよ