mixiユーザー(id:6512550)

2025年10月03日00:14

29 view

アンプ


(Jo^▽^)ノぁぃ♪   

Facebookのグループ「セブテック DIY パワーアンプ」に参加してます。
https://www.facebook.com/groups/527741061442207

この中に投稿された回路が面白い
https://www.facebook.com/groups/527741061442207/permalink/1805724843643816/

フォト



本来パワーアンプは3段で構成される、入力制御の初段、電圧増幅の2段目、3段目は電流増幅です。
本機(回路図添付)もこの構成ですが、少し変わっています。


1)初段
通常入力は「差動アンプ」で構成されます、差動で入力と帰還回路を「比較」して次段へと送ります。
この回路の入力部は差動では無くQ1・Q2のコンプリメンタりですが「プッシュプル」では有りません。
上下対象のQ1・Q2はミラーリングの様な動作をしてて、+電源側ではQ4がこの動作を受けて「電流出力」をして、Q3により「カスコード接続」されてる、又Q4はー電源側のQ5とペアで「出力のオフセット調整(VR1)」もしています。
初段のオープンループゲイン(帰還抵抗なし)で初段のゲインはR12とR11の抵抗比で決まります、定数の記載が無いのでゲインは不明です。

更に変わっているのは、出力よりの帰還(フィードバック)回路です、通常の差動アンプであれば帰還入力インピダンスは高く、高抵抗で帰還回路を構成しますが、本回路ではQ4・Q5のエミッタに入力されますから、帰還信号は低インピダンスで入力されなければ成りません。
又、初段がQ3により「カスコード接続」されてるので、初段の出力インピダンスは高くPSRR「電源電圧変動除去比」に貢献してて電源ノイズやリップルが出力に乗りにくい構成で、外部電源の品質に対して回路が頑健です。


2段目
ここでも上下対称の回路構成で、1段目からの出力はR11で受けてQ7で電流増幅している。
1段目と同じくダイオードとQ8により「カスコード接続」と成っている。
ここで残念な点は、カスコード回路の電源が、対称回路からR20で接続されている点です、せっかくカスコード接続で次段への出力インピダンスが高いのにR20により「電源電圧の変動」でQ7の増幅率が変動する点です。
これではカスコード接続が、PSRR「電源電圧変動除去比」に貢献しません、なのでR20は2SK30A(O)と半固定抵抗による「定電流回路」とすべきです。


3段目
電流増幅段、通常は電流増幅するので増幅率1以下でゲインが有りません、ここでの問題は
1)終段のFETのスレッショルド電圧 閾値電圧(Vth)はデバイスにより「バラつき」が大きいので、FETを選別してVthを揃える必要が有ります。
揃えず使用する場合はR34等のソースに接続する「局部帰還」の抵抗値を上げてFETのバラつきを抑えます、この場合電流増幅段のゲインは1を下回ります。
2)終段はA級かAB級かで動作に差が出ます。
 A級の場合は終段に常に電流が流れているので、FETのゲート電圧は「常に」閾値電圧(Vth)に有りますが「ミラー効果」を回避する為にもRG(R26等)を低抵抗にする必要が有ります
 AB級の場合FETがOFFに成るタイミングが有り、ゲート電圧は閾値電圧を下回る状態が成ります、この場合再度FETがONに成る為にはCgsの電荷をチャージする時間が発生し直ぐに動作出来ませんから「スイッチング歪」が発生します。
この様にFETは「静的」には電流が流れませんが、高速で動作させる為には大きなエネルギーが必要に成ります。


全体的にオープンループのゲインを抑えて負帰還の量を減らす構造ですが「改良の余地」が有りそうです


回路図の「赤丸で囲んだ部分」は、この図面の投稿者が「この部品は何だ?」と投稿しています。
ここは終段のバイアス電圧を生成する回路なので「サーミスタ」等の温度センサーと思われる。
FETが取り付けられているヒートシンクに「接触させ」温度計測で「FETが加熱」した場合、バイアス電流を低下させる「保護回路」と思われる。


1 0

コメント

mixiユーザー

ログインしてコメントを確認・投稿する

<2025年10月>
日 月 火 水 木 金 土
   1234
567891011
12131415161718
19202122232425
262728293031 

最近の日記

もっと見る